#### **JPAB**

CLIPPEDIMAGE= JP406029549A

PAT-NO: JP406029549A

DOCUMENT-IDENTIFIER: JP 06029549 A

TITLE: FIELD-EFFECT TRANSISTOR

PUBN-DATE: February 4, 1994

INVENTOR-INFORMATION:

NAME

NISHIKAWA, SATORU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

N/A

OKI ELECTRIC IND CO LTD

APPL-NO: JP04184890

APPL-DATE: July 13, 1992

INT-CL\_(IPC): H01L029/788; H01L029/792 ; G11B005/024 ; G11B017/00

; H01L027/10

; H01L041/24

ABSTRACT:

PURPOSE: To provide a field-effect transistor with a structure to

increase the

times for writing and erasing information.

CONSTITUTION: An SiO<SB>2</SB> film 47 and Pb(Zr-Ti)O<SB>3</SB>, namely a thin

film 49 of PZT, are formed on a p-type silicon substrate 41 in this order as a

gate insulation film 51. A gate electrode (control gate) 53 is provided on the

gate insulation film 51. A source region 43 and a drain region 45 are provided

at each side of the silicon substrate 41. Therefore, an FET can be maintained

to be on or off utilizing the polarization of the PZT thin film 49, thus

forming '1' or '0' state needed for a memory cell. Since no current needs to

be fed to the gate insulation film, deterioration in the insulation film can be

suppressed, thus increasing the times of writing and erasing information.

COPYRIGHT: (C) 1994, JPO& Japio

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-29549

(43)公開日 平成6年(1994)2月4日

(51) Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H01L 29/7 29/7				
G11B 5/0	024	9196-5D		
			H 0 1 L	29/78 3 7 1
		9274-4M		41/22 B
			審査請求 未請才	R 請求項の数1(全 7 頁) 最終頁に続く
(21)出顧番号	<b>特顯平4-184890</b>		(71)出顧人	000000295
				沖電気工業株式会社
(22)出願日	平成4年(1992)7	月13日		東京都港区虎ノ門1丁目7番12号
			(72)発明者	西川 哲
				東京都港区虎ノ門1丁目7番12号 沖電気
				工業株式会社内
			(74)代理人	弁理士 大垣 孝
	•			•


## (54) 【発明の名称】 電界効果トランジスタ

## (57)【要約】

情報書き込み及び消去回数を従来より向上さ せることができる構造を有する電界効果トランジスタを 提供すること。

【構成】 p型シリコン基板41にSiO<sub>2</sub> 膜47とP b (Zr-Ti) Oa いわゆるPZTの薄膜49とをこ の順に積層してゲート絶縁膜51とする。このゲート絶 縁膜51上にゲート電極(コントロールゲート)53を 具える。シリコン基板41の、ゲート絶縁膜を挟んだ一 方側にソース領域43を他方側にドレイン領域45を具 える。

【効果】 P2Tの薄膜49の分極を利用して電界効果 トランジスタをオン状態またはオフ状態に保持できるの で、これらでメモリセルに必要な「1」状態または 「0」状態を形成できる。ゲート絶縁膜に電流を流さず に済むので絶縁膜劣化を抑制できるから、情報書き込み 及び消去回数が向上する。



43:ソース領域

51:ゲート絶縁膜 45:ドレイン領域 47:強誘電体以外の絶縁膜(例えばSi〇,膜)

49:強誘電体薄膜(例えばPZTの薄膜)

63:ゲート電極 (コントロールゲート) 65:関値関整用イオン注入領域

実施例のFETの説明に供する断面図

1

#### 【特許請求の範囲】

【請求項1】 半導体基板上にゲート絶縁膜及びゲート 電極をこの順に具える電界効果トランジスタにおいて、 ゲート絶縁膜を、半導体基板側から順に設けた強誘電体 以外の絶縁膜と強誘電体薄膜との積層体で構成したこと を特徴とする電界効果トランジスタ。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、不揮発性メモリのセ ル用トランジスタとして用いて好適な電界効果トランジ 10 スタに関するものである。

#### [0002]

【従来の技術】不揮発性メモリのセル用トランジスタと して、現在2つの構造の電界効果トランジスタ (以下、 「FET」ともいう。)が提案されている(例えば文献 I Physics of Semiconductor Devices, A Wiley-In terscience Publication (1981) p. 496~49 7)。その一方は、いわゆるフローティングゲート型と 呼ばれるFETであり、他方は、MIOS (Metal-Insu lator-Oxide-Semiconductor)型と呼ばれるFETであ 20 る。これらの動作原理について上記文献Ⅰに従って簡単 に説明する。図7 (A) 及び (B) はその説明に供する 図であり、その図?(A)はフローティング型のものの 構造を概略的に示した断面図、また、図7(B)はMI OS型のものの構造を概略的に示した断面図である。

【0003】フローティングゲート型のFETは、ソー ス領域11及びドレイン領域13が形成されたシリコン 基板15上に、ゲート絶縁膜としての第1絶縁膜17、 フローティングゲート19、第2絶縁膜21及びゲート 電極としてのコントロールゲート23をこの順に積層し 30 た構成とされていた。フローティングゲート19は周囲 から電気的に絶縁されている。

【0004】このFETでは、フローティングゲート1 9 に電荷が蓄積されているか否か、或いは蓄積された電 荷の符号が正か負か、或いは蓄積された電荷の大小で、 記憶状態「1」または「0」が形成される。フローティ ングゲート19への電荷の注入は、コントロールゲート 23及び基板15間に所定電圧を印加することで第1絶 縁膜17及び第2絶縁膜21に電界をかけ、これにより コントロールゲート23から基板15へ電流を流すこと 40 により、行なえる。このとき、第1絶縁膜17及び第2 絶縁膜21に流れる電流は、これら絶縁膜にかかる電界 によりそれぞれ $J_1$  ( $\epsilon_1$ ),  $J_2$  ( $\epsilon_2$ ) と表わせ る。ただし、J1 は第1絶縁膜17を流れる電流、J2 は第2絶縁膜21を流れる電流、ε1 は第1絶縁膜17 にかかる電界、ε2 は第2 絶縁膜 21にかかる電界であ る。そしてこのように重流が流れるとき、フローティン 2 (ε2)] dtで規定される電荷が蓄積される。な

電荷の蓄積を効率良く行なうためには、第1絶縁膜17 及び第2絶縁膜21を、同じ電界で流れる電流がそれぞ れ大きく異なる材料で、構成するのが良い。

【0005】なお、このFETにおいて、フローティン グゲート19へ電荷を注入する他の方法として、このF ETをオン状態としておき、ドレイン電流によって発生 したいわゆるチャネルホットエレクトロンをフローティ ングゲート19に引き込む方法も知られている。

【0006】一方、MIOS型のFETは、ソース領域 31及びドレイン領域33が形成されたシリコン基板3 5上に、第1 絶縁膜37 a および第2 絶縁膜37 b を積 層して構成したゲート絶縁膜37と、コントロールゲー ト39とをこの順に具える構成とされていた。ただし、 第1 絶縁膜37 a は電子トラップ密度の小さな材料で構 成され、第2絶縁膜37bは電子トラップ密度の大きな 材料で構成されていた。このMIOS型のFETでは、 コントロールゲート39及び基板35間に所定極性で電 圧を印加し基板33倒からコントロールゲート39側に 電子を注入するとこの電子が第2絶縁膜37bにトラッ プされる。第2絶縁膜37bに電子がトラップされてい るか否かにより、「0」または「1」を記憶することが できた。

#### [0007]

【発明が解決しようとする課題】しかしながら、上述の 従来のメモリセル用のFETでは、情報の書き込み及び 消去を行なう際、フローティング型にあっては第1絶縁 膜17に、また、MIOS型にあっては第1及び第2絶 緑膜37a,37bに、それぞれ電流を流す必要があ る。これら絶縁膜には、弱い電界では微小電流しか流れ ずこのため情報書き込み及び消去を実用的な時間で行な えないのでこれを回避するために、高電界が印加され る。しかしそうすると、絶縁膜の耐圧が劣化し絶縁破壊 に至り易くなるため情報書き込み及び消去回数がおのず と制約される。したがって、メモリセル用のFETで は、情報の書き込み及び除去回数をいかに高めるかが重 要な課題であった。

【0008】この発明はこのような点に鑑みなされたも のであり、従ってこの発明の目的は情報書き込み及び消 去回数を従来より向上させることができる構造を有する 電界効果トランジスタを提供することにある。

#### [0009]

【課題を解決するための手段】この目的の達成を図るた め、この発明によれば、半導体基板上にゲート絶縁膜及 びゲート電極をこの順に具える電界効果トランジスタに おいて、ゲート絶縁膜を、半導体基板側から順に設けた 強誘電体以外の絶縁膜と強誘電体薄膜との積層体で構成 したことを特徴とする。

【0010】ここで、強誘電体薄膜の構成材料は種々の 強誘電体を用いることができる。例えば、ヘロブスカイ お、 $\int_0$  - は積分範囲が0から t の意である。またこの 50 ト系の例えばP b(Z r - T i )O s いわゆるP Z T 、

り BaTiO₂ などを用いることができる。また、強誘電 体以外の絶縁膜としては例えばシリコン酸化膜、シリコ ン窒化膜などを用いることができる。

#### [0011]

【作用】この発明の構成によれば、ゲート絶縁膜のうち の強誘電体以外の絶縁膜で構成された部分が従来のゲー ト絶縁膜として機能し、強誘電体薄膜で構成された部分 が強誘電体薄膜キャパシタとして機能するFETが、得 られる。この強誘電体薄膜キャパシタでは、ゲート電板 に印加される電圧に応じ静電誘導が生じこの電圧に対応 10 する分極値を示す。また、強誘電体以外の絶縁膜で構成 された部分には上記分極値に対応する電圧がかかる。こ れら分極値及び電圧はゲート電極をフローティングにす ることにより保持される。また、強誘電体薄膜キャパシ 夕での上配分極値は、ゲート電極に印加する電圧を工夫 することにより、当該FETをオン状態とさせ得る電圧 を与える分極値、或いは、当該FETをオフ状態とさせ 得る電圧を与える分極値とできる。FETのこのような オン状態又はオフ状態はメモリセルでの配憶状態「1」 または「0」として利用できる。このように、この発明 20 のFETでは「O」及び「1」の記憶状態は、絶縁膜を 通して電荷注入を行なって形成されるのではなく静電誘 導を利用して形成される。このため、電流に起因する絶 縁膜劣化を防止できるので、情報書き込み回数の制限を 無くすことができ、また、書き込み時間の向上も期待で きる。また、配憶の保持時間は強誘電体膵膜の特性のみ により決定できる。

## [0012]

【実施例】以下、図面を参照してこの発明の電界効果ト ランジスタの実施例について説明する。しかしながら、 説明に用いる各図はこの発明を理解できる程度に、各構 成成分の形状、大きさおよび配置関係を概略的に示して あるにすぎない。

## 【0013】1. 構造及びその製法説明

図1は実施例の電界効果トランジスタの構造を概略的に 示した断面図である。ここでは、Nチャネルの電界効果 トランジスタの例で説明する。

【0014】この電界効果トランジスタは、半導体基板 としてのp型シリコン基板41にソース領域43及びド レイン領域45を具え、さらにこのシリコン基板41上 40 に、強誘電体以外の絶縁膜としてのSiO2膜47と強 誘電体菩膜としてのPb(Zr-Ti)O。いわゆるP 2Tの薄膜49とをこの順に積層して構成したゲート絶 縁膜51を具え、さらにこのゲート絶縁膜51上にゲー ト電極(コントロールゲート)53を具える構成となっ ている。なお、図1において55は、関値調整用イオン 注入領域である。

【0015】このFETは例えば次のような手順で形成 できる。p型シリコン基板41に公知の方法により素子

リコン基板41表面に例えば熱酸化法によりSiOz 膜 を形成する。次に、電界効果トランジスタの閾値調整の ために、このシリコン基板41に所定不純物をイオン注 入法により注入する。次に、このシリコン基板41のS iO<sub>2</sub> 膜上にPZTの薄膜を形成する。このPZTの薄 膜は、例えばスパッタ法、CVD法、或いは、塗布溶液 を用いたスピンコート法などの好適な方法により形成で きる。次に、PZTの薄膜の特性を向上させる目的でこ の薄膜に対しアニール処理を施した後、この薄膜上にゲ 一ト電極形成用薄膜を形成する。このゲート電極形成用 薄膜は、例えば、n+ ポリシリコン、或いは、n+ ポリ シリコン及びこの上に形成されたWシリサイド、或いは タングステン(W)など公知の種々のもので構成でき る。次に、通常のリソグラフィ技術及びエッチング技術 によりゲート電極形成用薄膜、PZTの薄膜及びSIO 』 膜をそれぞれゲート電極形状に加工する。これによ り、基板41上にゲート電極51、P2Tの薄膜49及 びSiO2 膜47が形成される。次に、ソース領域43 及びドレイン領域45を形成するために、ゲート電極5 3をマスクとしてシリコン基板41にn型不純物をイオ ン注入法により注入する。

#### 【0016】2. 動作方法の説明

次に、この発明の理解を深めるために、実施例の電界効 果トランジスタを用い不揮発性メモリ装置を構成した場 合のその動作について説明する。図2は図1のFETを 用い構成した不揮発性メモリ装置の1つのメモリセル部 分の等価回路図である。この図2において、61はコン トロールゲートライン、63はワードライン、65はビ ットラインである。

【0017】この不揮発性メモリ装置では、詳細は後述 するが、コントロールゲートライン61に印加するパル スとピットライン63に印加するパルスとの組み合わせ によりキヤパシタCィの分極状態を違え、そして、これ ら分極状態の違いによりFETをオン状態またはオフ状 態とし、これらオン状態又はオフ状態でメモリセルの 「0」状態又は「1」状態を形成できる。また、各セル の配憶状態は、ワードライン63及びピットライン65 を走査してこれらライン63.65間の導通状態即ちF ETのオン/オフ状態を検出することにより読み出すこ とができる。

【0018】以下、メモリセルへの情報(「0」、 「1」)の書き込み手順について詳細に説明する。図3 ~図5はその説明に供する図である。ここで図3は、図 1のFET中のSiOz 膜47で構成されるキャパシタ C。とPZTの薄膜49で構成されるキャパシタC。と から成る部分の等価回路図である。また、図4はPZT の薄膜49での、これに印加される電圧とこの電圧によ る分極との関係を示した特性図 (ヒステリシスカープ) である。図4において、(イ) 及び(p) で示す値は、P2 間分離用絶縁膜(図示せず)を形成する。次に、このシ 50 Tの薄膜49にかかる電界が0での保持分極-P,また

はP, に相当する。また、図5はコントロールゲートラ イン61に印加する電圧を変化させた場合の、キャパシ タCI にかかる電圧の変化(実線)及びキャパシタCo にかかる電圧の変化(破線)をそれぞれ示した特性図で ある。ただし、図5は、シリコン基板に形成される反転 層での電位差は無視しており、かつ、SIOz 膜47の 膜厚が20nm、PZTの薄膜49の膜厚が250nm である場合を想定して示してある。

【0019】今、コントロールゲートライン61に±1 0 Vの範囲で電圧を変化させて印加すると、強誘電体キ 10 ャパシタは分極するので、各キャパシタC。及びC。に かかる電圧は、キャパシタCo については図5中の実線 で示したように変化し、キャパシタC1 については図5 中の破線で示したように変化する。したがって、図4中 の(イ) 及び(ロ) に対応する点は、図5において、キャバ シタ Cr に関しては(1) 及び(2) で示す点となり、キャ パシタCo に関しては(a) 及び(b)で示す点となる。し たがって、この不揮発性メモリ装置では、コントロール ゲートライン61及びピットライン65間の電圧を0→ 10 V→-10 V→-2. 3 Vと変化させることによ 20 り、キャパシタC』にかかる電圧を零とでき、かつ、キ ャパシタC』での保持分極を一P』とでき、然も、キャ パシタ C。にかかる電圧を - 2. 3 V とできる。また、 同電圧を0→-10V→+10V→2.7Vと変化させ ることにより、キャパシタC」にかかる電圧を零とで き、かつ、キャパシタC」での保持分極をP」とでき、 然も、キャパシタC。 にかかる電圧を2. 7 Vとでき る。そして、このときコントロールゲートライン61を フローティングとすると、上記保持分極及びキャパシタ C。にかかる電圧は保持される。

【0020】ところで、SIO。膜キャパシタC。に上 述のように保持電圧(上記例では2.7Vとか-2.3 Vの電圧)がかかっているということは、膜厚が20n mのゲート絶縁膜を有するFETの当該ゲート絶縁膜に 保持電圧 (2. 7 Vとか-2. 3 Vの電圧) がかかって いることと等価である。したがって、このFETの閾値 Vthを、2. 7>Vth>-2. 3を満足するように、関 値調整イオン注入において予め調整しておけば、図5の (a) の状態においてこのFETはオフに、(b)の状態に フ状態やオン状態は、ワードライン63及びビットライ ン65 (図2参照)を走査することによりこれら間の導 通状態として読み出すことができる。したがって、上述 の様な2つの分極状態を利用して、メモリセルの記憶状 態「0」及び「1」を形成できることになる。

【0021】上述のように強誘電体キャパシタC,での P, 又は-P, の分極状態により記憶状態「0」及び 「1」を形成した場合、強誘電体薄膜キャパシタC, に 電界がかからない状態でメモリセルの「0」または 「1」の状態が得られるので信頼性の点で好適である。 50 とすることができるからである。

**しかし、コントロールゲートライン61に0→10V→**  $-10V \rightarrow -2$ .  $3V \rightleftharpoons$ ,  $0 \rightarrow -10V \rightarrow +10V \rightarrow$ 2. 7 Vというように電圧を印加するのは回路構成など の点から実用的でない場合もある。その場合は、例え ば、次のようにするのが好適である。図6 (A) ~ (C) はその説明に供する図であり、コントロールゲー トライン61に印加する電圧をV.、ピットライン65 に印加する電圧をV。とそれぞれ示した場合に、メモリ セルに「0」を書き込む場合、「1」を書き込む場合そ れぞれで各端子V。、V。に印加するパルスを説明した 図である。

【0022】各端子V。、V。に図6(B)に示した条 件でパルスを印加した場合、図6(A)のV。及びV。 端子間にはこれらの合成電圧が印加されるので10 V→ 0 V→10 V→0 Vの順に電圧が印加されることにな る。したがって、SiOx膜で構成したキャパシタCo に係る電圧は図5において(c) 点を出発点と考えた場合  $(c) \rightarrow (f) \rightarrow (b) \rightarrow (d) \rightarrow (f) \rightarrow (d)$  と変化し結局(d) で示される値になる。一方、各端子V,、V。に図6 (C) に示した条件でパルスを印加した場合、図 6 (A) のV。及びV。端子間には $-10V\rightarrow 0V\rightarrow -1$ 0 V→0 Vの順に電圧が印加されることになるから、S IO: 膜で構成したキャパシタC。に係る電圧は図5に おいて(c) 点を出発点と考えた場合(c) →(e) →(c) → (e) →(c) と変化し結局(c) で示される値になる。

【0023】そこで、この不揮発メモリ装置の全てのメ モリセルを最初に図5の(c) 点の状態となるようにして おいてこの状態を記憶状態「0」とする。そして、メモ リセルに「1」を書き込む場合には図6 (B) に示した 条件でパルスをV。及びV。端子にそれぞれ印加しキャ パシタC。にかかる電圧を図5の(d) 点の状態とする。 メモリセルを「O」のままにする場合には図6 (C) に 示した条件でパルスをV。及びV。端子にそれぞれ印加 する。この図6を用いて説明した駆動方法の場合、図5 の(c) 点及び(d)点間の電位差は1.5 V程度となる。 すなわち、記憶状態「0」及び「1」両者ではキャパシ 夕C。にかかる電圧に1.5 V程度の差が出せる。な お、この電圧差は、強誘電体材料を変えること、キャパ シタCr及びキャパシタC。各々の薄膜部分の膜厚を調 おいてこのFETをオンになる。FETのこのようなオ 40 整することにより大きくすることができる。なお、この 図6を用いて説明した駆動方法の場合は、FETの閾値 Vthを、図5中の(d) > Vth>図5中の(c) を満足する よう調整しておくことが前提である。より好ましくは、 関値Vthを、図5中の(d) > Vth>図5中の(c) を満足 する値でかつ負の値としておくのが好ましい。Vihを、 (d) >Vth>(c) かつ負の値とすると、図6 (B) 及び (C) においてコントロールゲートラインに10Vが印 加されている間は少なくともFETはオン状態になるの で書き込み端子の一方をピットライン65(図2参照)

【0024】上述においては、この発明の電界効果トラ ンジスタの実施例について説明したが、この発明は上述 の実施例に限られない。

【0025】例えば上述の実施例では、強誘電体薄膜を PZTの薄膜で構成し、強誘電体以外の絶縁膜をSIO 2 膜で構成していたが、これら材料を他の好適な材料と した場合も実施例と同様な効果が得られる。また、実施 例ではNチャネルFETの例で説明したが、Pチャネル FETに対してもこの発明はもちろん適用できる。

### [0026]

【発明の効果】上述した説明からも明らかなように、こ の発明の電界効果トランジスタによれば、ゲート絶縁膜 を強誘電体以外の絶縁膜と強誘電体薄膜との積層体によ り構成したので、この強誘電体薄膜の分極を利用して当 該FETをオン状態またはオフ状態に保持できる。そし てこれらオン状態及びオフ状態はメモリセルの記憶状態 として利用する。これらの記憶状態は、絶縁膜を通して 電荷注入を行なって形成されるのではなく静電誘導を利 用して形成される。このため、電流に起因する絶縁膜劣 化を防止できるので、情報書き込み及び消去回数を従来 20 より増加でき、また、書き込み時間の向上も期待でき る。

#### 【図面の簡単な説明】

【図1】実施例の電界効果トランジスタの説明に供する 断面図である。

【図2】実施例の電界効果トランジスタを用い構成した

メモリセルの等価回路図である。

【図3】実施例の電界効果トランジスタのゲート絶縁膜 部分の等価回路図である。

【図4】実施例の電界効果トランジスタで用いた強誘電 体薄膜での電界と分極との関係を示した特性図(ヒステ リシスカーブ) である。

【図5】実施例の電界効果トランジスタを用い構成した メモリセルの動作説明に供する図である。

【図6】(A)~(C)は、実施例の電界効果トランジ 10 スタを用い構成したメモリセルへ情報書き込みする場合 の駆動方法の説明図である。

【図7】(A)及び(B) それぞれは、従来の電界効果 トランジスタの説明に供する図である。

### 【符号の説明】

41:半導体基板 (p型シリコン基板)

43:ソース領域

45:ドレイン領域

47:強誘電体以外の絶縁膜(例えばSiOz膜)

49:強誘電体薄膜 (例えばPZTの薄膜)

51:ゲート絶縁膜

53:ゲート電板 (コントロールゲート)


55: 閾値調整用イオン注入領域

61:コントロールゲートライン

63:ワードライン

65: ピットライン

[図1]




R体以外の絶縁膜(例えばSiO)

電体薄欝(例えばPZTの薄膜)


: 開催網整用イオン注入領域

実施例のFETの戦明に供する新面圏


[図2]



実施例のFETを用い構成したメモリセルの等価回路図





実施例のFETで用いた強誘電体落膜でのシステリシスカーブ



メモリセルへ情報書き込みする方法の説明図

【図7】





従来の各FETの説明に供する図

## フロントページの続き

(51) Int. Cl. <sup>5</sup>	識別記	号 庁内整理番号	FΙ	技術表示箇所
G11B 17	//00	8110-5D		
H01L 27	//10 4 2 1	8728-4M		
41	/24			